## (19) 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭55-145439

60Int. CL.3 H 03 K 23/08 23/04

識別記号

广内整理番号 7232-5 J 7232-5 J

43公開 昭和55年(1980)11月13日

発明の数 2 審査請求 未請求

(全 7 頁)

60入力制御型パイナリカウンタ回路

顧 昭54-52331 0)特

@出 昭54(1979) 4 月27日

髙田実 加発 明 者

> 川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タエ場内

⑩発 明 者 鈴木八十二

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タエ場内

人 東京芝浦電気株式会社 仍出 川崎市幸区堀川町72番地

分份 理 人 弁理士 鈴江武彦

1. 発明の名称

入力制御型パイナリカウンク回路

#### 2. 特許請求の範囲

(1) 第 1 の CMOS インパータの入、出力端を第 2のCMOSインパータの出、入力端に接続してな る第1のフリップフロップ要素、前記第1の CMOS インペータの出力端と弟 1 の電位供給端と の間に第1チャネル型の第1、第2、第3の MOSトランジスタを、前配第2のCMOSインペー タの出力端と第1の軍位供給端との間に第1チ ヤネル型の第4、第5、第6の MO8 トランジス タをそれぞれ直列介押してなる第1、第2の直 列回路を有したマスターフリップフロップと、 黒3のCMOSインペータの入、出力端を来4の CMOSィンペータの出、入力端に接続してなる第 2のフリップフロップ要素、前記第3のCMOS インパータの出力端と第2の電位供給端との間 に単2チャオル型の第7、第8の MOB トランジ スタを前配第4の CMOS インパータの出力端と第

1

2の電位供給強との間に第25ペネル型の第9、 第10の MOSトランジスタをそれぞれ直列介挿 してなる第3、第4の直列回路を有したスレー プフリップフロップとを具備し、タイミングパ ルスを第2、第5、第8、第10の MO8 トラン クスタのゲートに、第 1 の CMO8 インパータの出 力信号を集 9 の MO8 トランジスタのゲート K 集 2 の CMOS インペータの出力信号を 男 7 の MOS ト ランシスタのゲートに、集るの CMOSィンパータ の出力信号を期1のMO8トランジスタのゲート に、親4のCMO8インパータの出力信号を第4の MO8 トランジスタのケートに入力制御信号を第 2、集5のMO8トランジスタのゲートにそれぞ れ供給したととを特徴とする入力制御型パイナ リカウンタ回路。

(2) CMOS インパータ本体に第 1 チャネル型の 第1、第2、第3のMO8トランジスタの並列回 路を介挿してなる第1の CMOS インパータの入、 出力強と、 CMO8 インパータ本体に第 1 チャネル の 期 4 、 期 5 、 期 6 の MO8 トランジスタの 並列

2

7.334

回路を介挿してたる第2の CMOS インパータの出 入力端とを接続してなる第1のフリップフロッ プ 受素、 前配銀 1 の CMOS インパータの出力増と **第1の質位供給端との間に第2チャネル型の第** 7、 第 8、 第 9 の MOS トランジスタを、 前紀第 2の CMOS インペータの出力端と第1の電位供給 端との間に第2チャネル型の第10、第11、第 12の MOS トランシスタをそれぞれ直列介押し てなる第1、弟2の直列回路を有したマスター フリップフロップと、 CMOS インバータ本体化第 2チャネル型の乳13、第14の MOS トランジ スタの並列回路を介揮してなる第 3 の CMO8 イン パータの入出力滞と、 CMOS インパータ本体に第 2 チャネル型の独15、猟16の MOS トランジ スタの並列回路を介揮してたる第4の CMOS 1ン パータの出、入力端とを接続してなる第2のフ リップフロップ多素、前記第3の CMOS インバー タの出力深と第2の電位供給端との間に第1チ ヤネル型の出17、第18の MOB トランジスタ を、前配弟4の CMOS インパータの出力端と第2

. 3

従来、 CMOS 構成のパイナリカウンタ回路とし て、第1回の如きものが使用されていた。図に おいて、Pチャネル型 MOS トランジスタ」。2、 N チャネル型 MOS トランジスタ3,4はクロツ クドインパータ21を構成する。 Pチャネル型 トランジスタ 5 、 N チャネル型トランジスタ 6 はインパータ22を構成する。 Pチャネル型トへ ランジスタ1,8、Nチヤネル型トランジスタ 9 , 1 0 は帰遺回路としてのクロックドインペ ータ23を構成する。 Pチャネル型トランジス タ11,12、Nチャネル型トランジスタ13, 11はクロツクドインパータ21を構成する。 Pチャネル戯トランジスタ15、Nチャネル型 トランジスタ16はインパータ25を構成する。 P チャネル効トランジスタ11,18、Nチャ オル型トランジスタ19,20は帰還回路とし てのクロックドインパータ26を構成する。P チャネル型トランジスタ27、Nチャネル型ト ランジスタ28は上記各クロックドインパータ を制御するためのクロック信号(タイミングパ

の電位供給端との間に第1チャネル型の第19、 第20の MOS トランシスタをそれぞれ直列接続 してなる第3、第4の直列回路を有したスレー プフリップフロップとを具備し、タイミングバ ルスを組る、男4、銀9、第12、第14、第 15、集17、第19のMOSトランジスタのゲ ートに、第1の CMOS インバータの出力信号を第 1 6、 第 2 0 の MOS トランジスタのケート化、 第 2 の CMOS インパータの出力信号を第 1 3 、第 18の MOS トランジスタのゲートに、第3の CMOS インパータの出力信号を第1、第7の MOS トランツスタのゲートに、第4の CMOS インパー タの出力信号を第 6、第10の MOS トランシス タのゲートに入力制御信号を第2、第5、第8、 第11の MOS トランジスタのケートにそれぞれ 供給したことを特徴とする人力制御型パイナリ カウンタ回路。

#### 3. 発明の詳細な説明

この発明は、 CMOS (相補 MOS 型) 無機回路化 に適したパイナリーカウンタ回路に廃する。

4

ルス)C K , C K を得るインパータ 2 9 を構成 する。

との第1図の回路において、初期状態をクロ ツク信号= "0" ( アース電位 ) 、クロックドイ ンパータ 2 4 の出力 Qpc = "1" ( Vpp 電位) ク ロックドインパータ21の出力 A = \*1 \*と定め る。そうするとPチャネル型トランジスタ1、 Nチャネル型トランジスタ4ともにオフ(非導 通)状態となるから、クロックドインバータ 2」は不動作状態とたる。またトランジスタ1, 10ともオン(海通)状態となるから、クロッ クドインバータ23は動作状態となる。またト ランジスタ11,14ともオンするから、クロ ツクドインパータ24は動作しトランシスタ 11,20ともオフするからクロックドインバ ータ26は不動作となる。従つてインパータ 22,23亿上5、出力Aは"1"、出力Bは \*0 \* を、クロック信号 C K = \*0 \* の期間保持し、 クロックドインパータ24が動作状態であると とにより、出力 Qac は\*1』を保持し、インパー

Contract of

タ25により出力Qpcは"0"である。

次にクロンク C K が \* 1 \* に変化すると、クロンクドインペータ 2 1 、 2 6 は動作し、クロンククドインペータ 2 3 、 2 4 は不動作となることにより、 Qnc は \* 1 \* でクロンクドインペータ2 1 が 動作していることにより A は \* 1 \* から\*\*\*の\*\*に変化し、 B は \* 0 \* から \* 1 \* となる。

またクロンクドインパータ2 4 は不動作、クロックドインパータ 2 6 は動作状態にあるから Qac は "1"、 Qac は "0"を保持する、次化クロックで Kが"0" に変化すると、クロックドインパータ 2 1 , 2 6 は不動作、クロックドインパータ 2 3 , 2 4 は動作状態となり、 Bが "1"であるから、タロックドインパータ 2 4 が動作状態であることにより Qac は "1"から"0"にクロックの立下り同期で変化することになる。

以下同様の変化を繰返すため、第 1 図の回路 動作は第 2 図の成形図のようになる。

ところで、 PLL 方式の周波数シンセサイザに 用いられるプリスケーラの様に周波数シフト機

7

信号の周波数をあまり高くすることができない といつた久点がある。

この発明は上記のような事情を考慮してなされたものであり、その目的とするところは、 高速動作が可能な入力制御型パイナリカウンタ回路を提供することにある。

以下、図面を参照して本発明の一実施例を説明する。

第4図は同実施例を示す回路図であり、)ロック信号CK(タイミングパルス)の立下りで出て、クロテータが変化である立下り同期式のの入力を変化である。第4図の回路に適した場合のの例である。第4図の回路は、12とスレープフリップフロップ回路 4 2 では N チャネル型 MOS トランジスタイク なる CMOS インパータ本体に、アチャネル型 MOS トランジスタイク 1 6 1 4 7 の並列回路を直列介揮して CMOS インパータ 4 8

能を持つ分周回路を構成する場合、カウルは 作を一定期間中止できるようにとして ないまったとかかれる。とのようなカウンタ回路を入力なりにカウンタ回路を入力ない。 できる路と称して、カウンタ回路を入力な、従いカウンタ回路に、まったが、カウンカカカーののような、カウンカウンタ回路に、まるで、アウンターのでは、まるでは、おおいるのでは、おいかのでは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、ないのでは、ないのでは、ないのでは、まないでは、まないではな

第3回に示す回路では8="1"のときにクロック入力端にクロック信号が与えられていイナリカウンタ回路31でパイナリカウントが行なわれ、8="0"のときには制御ゲートがの出力とが"1"となつてカウント動作は中いいカルとなったがのかっト30によるクロック信号の遅れが生たがつてなったがつてはなり、したがつては来ではクロックによったになり、したがつてはまかにあまります。

8

を形成し、またNチャネル型 MOS トランソスタイタ、Pチャネル型 MOS トランジスタ 5 0 からなる CMOS インペータ本体に P チャネル型 MOS トランジスタ 5 1 5 2 5 3 の並列回路を直列介揮して CMOS インペータ 5 4 を形成している。 CMOS インペータ 4 8 の入、出力端と CMOS インペータ 5 4 の出、入力端とは 相接続され、これによりフリップフロップ要素 5 5 が構成される。 CMOS インペータ 4 8 の出力端 Qx と アースといり)との間には、 N チャネル型 MOS トランジスタ 5 6 5 7 5 8 が直列接続される。 CMOS インペータ 5 4 0 の出り流 Qx とアースには、 N チャネル型 MOS トランジスタ 5 9 1 6 0 6 1 が直列接続される。

スレーアフリフアフロップ回路 4.2 では、 P チャネル型 MO8 トランジスタ 6.2 、 N チャネル型 MO8 トランジスタ 6.3 からなる CM O8 インパータ本 体 は、 N 天ヤネル型 MO8 トランジスタ 6.4 、 6.5 の並列回路を直列介挿して CMO8 インパータ 6.6 を形成し、また P チャネル型 MO8 トランジスタ 6.7 、 N チャネル型 MO8 トランジスタ 6.7 、 N チャネル型 MO8 トラ

-

ンツスタ68からなる CMO8 インパータ本体に、N テヤネル型 MO8 トラン  $\mathcal{O}$  スタ69,70の並列回路を直列介挿して CMO8 インパータ7.1を形成している。 CMO8 インパータ  $\underline{6}$  6の入、出力増と CMO8 インパータ  $\underline{7}$  1の出、入力増とは相接続され、これによりフリップフロップ要素  $\underline{7}$  2が構成される。 CMOS インパータ  $\underline{6}$  6の出力増  $\underline{6}$  3cと  $V_{DD}$  年位供 船 端(以下 電 源  $V_{DD}$  と称 す)との 間には、P チャネル型 MO8 トラン  $\mathcal{O}$  3スタ 7 5 ,7 6 が 直列接続される。

また、トランシスタイ7,51,58,61,65,69,73,75のゲートをクロック信号 C K の供給海に接続し、 CMOS インペータ<u>4</u> B の出力端 Q<sub>M</sub> はトランシスタ70,76のゲートに接続し、 CMOS インペータ <u>5</u> 4 の出力端 Q<sub>M</sub> はトランシスタ64,74のゲートに接続し、 CMOS インパータ <u>6</u> 6 の出力端 Q<sub>MC</sub> はトランシスタ 4 5 ,5 6 のゲートに接続し、 さらに CMOS

11

て"0"から"1"に変化しているから、トランジスタ10はオンしており、またトランジスタ68も Qacが"1"でオンしているため、QBCは"1"から"0"に変化する。以下同様の動作を繰返すと、第5図のような動作波形図となり、従つて第4図の回路は8="1"のとき第1図と同様にCKのパイナリカウント動作をすることになる。

インペータ<u>7</u>1の出力増 QBC はトランジスタ 53,59のゲートに接続する。またトランジスタ46,52,57,60のゲートを制御信 号8の供給端に接続する。

ととで第4回の回路動作を説明するに当たり、 \*0°をアース電位、\*1°を Van 電位とし、その 初期状態をCK="0"、QBC="1"、QM="1" を仮定する。いま削御信号8=\*1\*のときトラ ンジスタ57,60はオン、トランジスタ46, 5 2はオフとなる。この状態でCKが\*0\*から \*1\*に変化するとトランジスタ61がオンし、 トランツスタ59は QBC が"1"であることによ り、オンしており従つて、QMは"1"から°0° に変化する。とのためトランツスタフィはオン するがCKが"1"であることによりトランツス タ13はオフしているから、Qacは"O"、 Qac は"1"を保持する。次にCKが"1"から"0"に 変化すると、トランジスタ13がオンして Qac が"0"から"1" K変化し、 TMは C Kが"1" に 変化したときにトランジスタ45,44を介し

12

回路は、銀 5 図のようにパイナリカウント動作をしない。そして、8 が 1 で に 戻ると再びパイナリカウント動作が行なわれることになる。

このように第4図に示す回路では、クロック 信号CKを制御ゲートを通すことなしに制御信号 8 により直接カウント動作を中止させること ができるためにゲートによる遅れ時間を考慮す る必要がなく、クロック信号 CKの周波数を復 めて高くして高速動作させても讃動作を起すことはない。

第6 図は、この発明の第2 実施例であり、クロック信号で K の立上りで出力データ Qic、 Qic が変化する立上り同期式の入力制御型ペイナリカウンタ回路とした場合の例である。本実施例は、前配実施例と原理的に対応するので、対応し得る個所には同一符号を用いかつとれにメッシュを付して説明を省略する。この場合の特象は C K の立上りでデータを変化させるため、 N チャネル型 MOS トランを供給するととも K、 N チャネル型 MOS トラン

リスタ 4 6', 5 2'もよび P チャネル型 MOS トランリスタ 5 7', 6 0'にインパー 9 7 7 を介して 制御信号 8 を供給するようにしたことにある。

第7図は本発明の第3実施例であり、回路の簡略化をはかつた場合の例である。即ち第4図の回路から、トランジスタ45、46、47、51、52、53及び64、65、69、70を省略している。これでも前記第5図の液形図と対応した動作が待られる。この場合の構成も立下り同期式となる。なお、第6図の回路も第7図の場合と同様にして、回路の簡略化がはかれることは勿論である。

第8図は本発明の第4実施例であり、CKKに無関係に一義的に出力 QBC , QBC のレベルが定められるプリセント/クリア機能を例えば第4図の回路に付加したものである。即ちこの38図の回路では、プリセント借号Preaet の供給ラインに付すいするインパータ 78 , 79 トランシスタ80~85が付加され、クリア信号 Clear の供給ラインに付すいするイン パータ86 , 87

トランリスタ88~93が付加されている。

たか、第9図、第10図、第11図はそれぞれ前記第4図、第6図、第8図に示す回路をシンポル化して示したものである。

以上説明したようにこの発明によれば、 高速 動作が可能な入力制御型パイナリカウンタ回路 を提供することができる。

### 4.図面の簡単な説明

第1 図は、従来のパイナリカウンタ回路の標

成図、第2 図は同回路の動作を示す信号波形図、第3 図は従来の入力制御型パイナリカウンタ回路の構成図、第5 図は上記実施例回路の動作を示す信

号波形図、第6 図ないし第8 図はそれぞれこの

発明の他の実施例の構成図、第9 図ないし第1 1 図はそれぞれ第4 図、第6 図、第8 図の回路をシンポル化して示す構成図である。

4 1 ··· マスターフリップフロップ回路、 4 2 ··· スレープフリップフロップ回路、 4 8 , 5 4 ··· 6 6 , 7 1 ··· CMOS インペータ、 5 5 , 7 2 ···

16

15

フリップフロップ要素。

出版人代理人 并理士 鈴 江 武 彦

第 2 因

C K


C K


OBC


OBC

17









Promotes



